近日，清華大學任天令教授帶領團隊在小尺寸晶體管研究方面取得突破，首次實現了具有亞1納米柵極長度的晶體管，并具有良好的電學性能。

亞1納米柵長晶體管結構示意圖，圖片來自清華大學

晶體管作為芯片的核心元器件，更小的柵極尺寸能讓芯片上集成更多的晶體管，并提升性能。

1965年，英特爾公司創始人之一戈登·摩爾(Gordon Moore)提出：“集成電路芯片上可容納的晶體管數目，每隔18-24個月便會增加一倍，微處理器的性能提高一倍，或價格下降一半。”這在集成電路領域被稱為“摩爾定律”。

過去幾十年，晶體管的柵極尺寸在摩爾定律的推動下不斷微縮。但近年隨著晶體管的物理尺寸進入納米尺度，造成電子遷移率降低、漏電流增大、靜態功耗增大等短溝道效應越來越嚴重。因此，新結構和新材料的開發迫在眉睫。

目前主流工業界晶體管的柵極尺寸在12納米以上，如何促進晶體管關鍵尺寸的進一步微縮，引起了學術界的廣泛關注。2016年，美國勞倫斯伯克利國家實驗室和斯坦福大學在《科學》（Science）期刊報道了團隊利用金屬性碳納米管材料和二硫化鉬(MoS2)，實現了物理柵長僅為1納米的平面硫化鉬晶體管。

為進一步突破1納米以下柵長晶體管的瓶頸，任天令團隊巧妙利用石墨烯薄膜超薄的單原子層厚度和優異的導電性能作為柵極，通過石墨烯側向電場來控制垂直的二硫化鉬(MoS2)溝道的開關，從而實現等效的物理柵長為0.34納米。相關成果近日在線發表于《自然》(Nature)期刊。

隨著摩爾定律的發展，晶體管柵長逐步微縮，直至本次研究實現亞1納米柵長的晶體管，圖片來自清華大學

“我們已經實現了世界上柵極長度最小的晶體管。”清華大學集成電路學院任天令教授表示。研究發現，由于單層二維二硫化鉬薄膜，相較于體硅材料，具有更大的有效電子質量和更低的介電常數，在超窄亞1納米物理柵長控制下，晶體管能有效的開啟、關閉，大量、多組實驗測試數據結果也驗證了該結構下的大規模應用潛力。

基于工藝計算機輔助設計(TCAD)的仿真結果進一步表明了石墨烯邊緣電場對垂直二硫化鉬溝道的有效調控，預測了在同時縮短溝道長度條件下晶體管的電學性能情況。這項研究工作推動了摩爾定律進一步發展到亞1納米級別，同時為二維薄膜在未來集成電路的應用提供了參考依據。

亞1納米柵長晶體管器件工藝流程示意圖、表征圖以及實物圖，圖片來自清華大學

“在相當長的一段時間內，要打破這一紀錄是非常困難的。”紐約州立大學布法羅分校納米電子學科學家Huamin Li評價道，這項新工作將柵極的尺寸極限進一步縮小到“僅一層碳原子的厚度”。

論文通訊作者為清華大學集成電路學院任天令教授和田禾副教授，清華大學博士生吳凡、沈陽和田禾副教授為共同第一作者，其他參加研究的作者包括清華大學碩士生侯展、任杰、博士生茍廣洋、楊軼副教授和華東師范大學通信與電子工程學院孫亞賓副教授。